systemverilog/ovmのタグがつけられたコード一覧

TEXT codetterのテスト。

class uart_env extends ovm_env;
	// コントロール変数
	protected int unsigned baud = 2400;

	function new(string name="uart_env" ,ovm_component parent);
		super.new(name ,parent);
	endfunction
	`ovm_component_utils_begin(uart_env)
		`ovm_field_int(baud, OVM_ALL_ON|OVM_UNSIGNED)
	`ovm_component_utils_end

	// メンバ変数
	protected virtual interface uart_if intf;

	// コンポーネント
	uart_master_agent uart_tx;

	// build
	function void build;
		super.build;
		set_config_int   ("uart_tx.sequencer" ,"count" ,0);
		uart_tx = uart_master_agent::type_id::create("uart_tx", this);
	endfunction

	// インターフェース接続
	function void assign_vi(virtual interface uart_if intf);
		this.intf = intf;
		uart_tx.assign_vi(intf);
	endfunction
endclass

よく投稿されているコード

タグ

最近投稿されたコード