TEXT VHDLモジュール接続

このエントリーをはてなブックマークに追加このエントリのはてなブックマーク数このエントリをLivedoor Clipに追加このエントリをYahoo!ブックマークに追加このエントリをFC2ブックマークに追加このエントリをNifty Clipに追加このエントリをつぶやく

ピンごとに指定可能なのな

  component COUNT10
    port(
      RSTn : in  std_logic;
      CLK  : in  std_logic;
      TOD  : out std_logic_vector(3 downto 0)
    );
  end component;

中略

  CNT10 : COUNT10
    port map(
      RSTn => RSTn,
      CLK  => DCLK,
--    TOD => CBIT,
      TOD(0)  => CBIT(0),
      TOD(1)  => CBIT(1),
      TOD(2)  => CBIT(2),
      TOD(3)  => CBIT(3)
    );

Posted by at 2013/12/5 17:30

よく投稿されているコード

タグ

最近投稿されたコード