@tachistoさんが投稿したコード一覧

Verilog code for fixed-point 16-bit 4-tap FIR filter module (state machine version)

乗算器を並列に使うのではなくシリアルに使えるように状態機械で実装してみた版。まだ係数は固定。
乗算器を並列に使うのではなくシリアルに使えるように状態機械で実装してみた版。まだ係数は固定。
// Fixed-point 16 bit 4-tap FIR filter module [state machine version] ———————–
module FIRfilterS (
  input wire[15:0] indata,
  input wire update,
  input wire clk,
コードを見る