verilog_generate_label.rb | Codetter（こーどったー）

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
#encoding : sjis
#Verilog HDLのラベルがないgenerate for文にラベルを付ける
require 'fileutils'
f   = File.open(ARGV[0],"r")
FileUtils.cp(f,File.new(ARGV[0]+".bak","w"))    #バックアップ作成
s   = f.read
s2  = s.dup
#コメントを空白で置換
s.gsub!(/\/\*.*?\*\//m){|match|
    " "*match.size
}
s.gsub!(%r{//.*}){|match|
    " "*match.size
}
label_idx   = Array.new # ラベルを挿入する位置を保存
i           = 0
endgen_idx  = 0
idx         = 0 
while (idx = s.index(/(\s|\n|\t)generate(\s|\n|\t)/,endgen_idx))    #serch generate
    endgen_idx = s.index(/(\s|\n|\t)endgenerate(\s|\n|\t)/,idx)     #serch endgenerate
    while (idx = s.index(/(\s|\n|\t)for(\s|\n|\t)/,idx))            #serch for
        if (idx>endgen_idx)
            break
        end
        idx  = s.index(/(\s|\n|\t)begin(\s|\n|\t)/,idx+4)+6         #serch begin
        
        #既にラベルが付いているかどうかチェック
        j = idx+1
        while s[j] =~ /(\s|\n|\t)/  
            j += 1
        end
        
        if (s[j] != ':')
            label_idx[i] = idx
            i+=1
        end
    end
end
print "Result >> Added "+i.to_s+" labels\n"
#ラベルを挿入していく
(label_idx.size - 1).downto(0){|i|
    s2.insert(label_idx[i]," : _label_"+i.to_s)
}
File.open(ARGV[0],"w").print(s2)
XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX